

ELECTRÓNICA DIGITAL 2

CLASE 2

Mapeo de Memorias

Ing. Emiliano Migliore

Mapeo de Memorias

El **mapeo de memoria** consiste en asignar rangos de direcciones del bus del sistema a distintos dispositivos de memoria (RAM, ROM, EPROM), utilizando lógica de decodificación para generar las señales de selección (Chip Select – CS).

En otras palabras:

Es el proceso de dividir el espacio de direcciones del procesador en bloques físicos reales de memoria.

Los principales elementos que pertenecen al subsistema de interconexión del procesador con los dispositivos de memoria son:

- **Bus de Direcciones (Adress Buss):**

Es un bus **inidireccional** a través del cual la CPU envía un código de dirección a la memoria u otro dispositivo externo.

- **Bus de Datos (Data Buss):**

Es una conexión **bidireccional** a través de la cual se transfieren datos o códigos de instrucciones hacia la CPU o se envían hacia el exterior los resultados de las operaciones o cálculos.

- **Bus de Control:**

Es utilizado por la CPU para coordinar sus operaciones y comunicarse con los dispositivos externos. Este dispone de señales que permiten leer y escribir datos en memoria o realizar una operación de entrada/salida en el instante adecuado.

Mapecto Directo de Memoria

Considere que se necesita muestrear la temperatura ambiente mediante un sensor LM35 cada 1 segundo, durante 170 minutos.

La cantidad de ubicaciones de memoria del sistema de adquisici3n N_{SYS}^A , se determina a partir de la frecuencia de muestreo f_m y el tiempo de adquisici3n t_{ACQ} como:

$$N_{SYS}^A = f_m t_{ACQ} = 1 \text{ Hz} * 10240 \text{ s} = 10240_D$$

Por tanto, la capacidad de almacenamiento del sistema C_{SYS} debe ser:

$$C_{SYS} = \frac{N_{SYS}^A}{1 \text{ KB}} = \frac{10240}{1024} = 10 \text{ KB}$$


Luego, la cantidad de l3neas del bus de direcciones del sistema n_{SYS}^A para direccionar 10 KB, se determina como:

$$C_{SYS} = 2^{n_{SYS}^A} \Rightarrow n_{SYS}^A = \frac{\ln(C_{SYS})}{\ln(2)} = 13.32 [\text{lineas}] \therefore \mathbf{14 [\textit{lineas}]}$$

A partir de este dato podemos decir que necesitamos un procesador con un bus de direcciones mayor a 14 l3neas.

Mapeo Directo de Memoria

Como requisito de diseño, se dispone de un procesador de **16 bits** de bus de direcciones y se debe implementar un Banco de Memoria que responda al siguiente mapa:



Circuitos Integrados (CI) Disponibles

EEPROM
2K x 8 bits
(16 kbit)
[Interfaz Paralela]

SRAM
1K x 4 bits
(4 kbit)
[Interfaz Paralela]

Mapeo Directo de Memoria

- Circuitos Integrados de Almacenamiento Disponibles:**

Se dispone de CI EEPROM (E) de 2K x 8 y CI SRAM (R) de 1K x 4 :

$$E: 2K \times 8 \Rightarrow \begin{cases} N_E^A = 2K = 2 * (1KB) = 2 * (1024_D) = 2048_D \equiv 800_H \text{ (Ubicaciones de Memoria)} \\ N_E^D = 8 \text{ bits (Tamaño de cada Ubicación de Memoria)} \end{cases}$$

$$SR: 1K \times 4 \Rightarrow \begin{cases} N_{SR}^A = 1K = 1KB = 1024_D \equiv 400_H \text{ (Ubicaciones de Memoria)} \\ N_{SR}^D = 4 \text{ bits (Tamaño de cada Ubicación de Memoria)} \end{cases}$$

- Circuitos Integrados de Almacenamiento Requeridos:**

El número de CI de almacenamiento para los bancos del mapa de memoria $n_{CI(BANKi)}$, se determinan a partir de la capacidad requerida $C_{CI(REQ)}$ y de la capacidad disponible $C_{CI(DISP)}$ como:

$$n_{CI(BANK1)} = \frac{C_{E(REQ)}}{C_{E(DISP)}} = \frac{4K \times 8}{2K \times 8} = 2 \times 1 E \equiv 2 E \text{ desde } 0000_H$$

$$n_{CI(BANK2)} = \frac{C_{SR(REQ)}}{C_{SR(DISP)}} = \frac{2K \times 8}{1K \times 4} = 2 \times 2 SR \equiv 4 SR \text{ desde } 2000_H$$

$$n_{CI(BANK3)} = \frac{C_{E(REQ)}}{C_{E(DISP)}} = \frac{4K \times 8}{2K \times 8} = 2 \times 1 E \equiv 2 E \text{ desde } 4000_H$$

Mapeo Directo de Memoria

- **Elaboracion del Mapa de Memoria:**

Sabiendo que:

$$n_{CI(BANK1)} = 2 E \Rightarrow \begin{cases} E_{1.1} \text{ desde } 0000_H \\ E_{1.2} \text{ desde } 0000_H + 800_H \end{cases}$$

$$n_{CI(BANK2)} = 4 SR \Rightarrow \begin{cases} SR_{2.1} \parallel SR_{1.2} \text{ desde } 2000_H \\ SR_{2.3} \parallel SR_{2.4} \text{ desde } 2000_H + 400_H \end{cases}$$

$$n_{CI(BANK3)} = 2 E \Rightarrow \begin{cases} E_{3.1} \text{ desde } 4000_H \\ E_{3.2} \text{ desde } 4000_H + 800_H \end{cases}$$

y además, que la cantidad de bits del bus de direcciones para direccionar cada memoria es:

$$n_E^A = \frac{\ln(N_E^A)}{\ln(2)} = \frac{\ln(2048_D)}{\ln(2)} = 11 \Rightarrow < A_{10}:A_0 >$$

$$n_{SR}^A = \frac{\ln(N_{SR}^A)}{\ln(2)} = \frac{\ln(1024_D)}{\ln(2)} = 10 \Rightarrow < A_9:A_0 >$$

Se procede a completar el mapa de memoria de la siguiente manera:

Mapeo Directo de Memoria

- ✓ En base a la cantidad de posiciones de memoria (en Hexadecimal) de cada memoria, ubicar consecutivamente en la tabla y completar el bus de direcciones $\langle A_{15}:A_0 \rangle$ en función del rango que ocupe cada memoria.
- ✓ **Delimitar verticalmente** la tabla en función de la cantidad de bits necesarios para direccionar cada memoria.
- ✓ Una vez ubicada la primer secuencia de memorias ($E_{1.1}$ a $E_{3.2}$) observar si hay bits del bus de direcciones que no presenten cambios. En éste caso observe que $A_{15} = A_{12} = 0$.
- ✓ Determinar el tipo de mapeo:
 - Si se deja A_{15} y A_{12} en 0, el mapeo es **absoluto**, ya que las memorias no se reflejan en posiciones prohibidas del mapa.

A_{15}	A_{12}
0	0

- Si se deja que A_{15} y A_{12} tomen todos los valores posibles ($2^2 = 4$ reflexiones):

El mapeo es **relativo**, ya que las memorias “pueden” reflejarse en otras posiciones de memoria dentro de la zona prohibida del mapa.

A_{15}	A_{12}
0	0
0	1
1	0
1	1

Mapeo Directo de Memoria

Completar las tres secuencias restantes de las memorias en base a los valores de A_{15} y A_{12} :

[illegible]

Mapeo Directo de Memoria

CI	Rango [H]	A15	A14	A13	A12	A11	A10	A9	A8	A7	A6	A5	A4	A3	A2	A1	A0
E1.1	1 0 0 0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0
	1 7 F F	0	0	0	1	0	1	1	1	1	1	1	1	1	1	1	1
E1.2	1 8 0 0	0	0	0	1	1	0	0	0	0	0	0	0	0	0	0	0
	1 F F F	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1
SR2.1	3 0 0 0	0	0	1	1	0	0	0	0	0	0	0	0	0	0	0	0
SR2.2	3 3 F F	0	0	1	1	0	0	1	1	1	1	1	1	1	1	1	1
SR2.3	3 4 0 0	0	0	1	1	0	1	0	0	0	0	0	0	0	0	0	0
SR2.4	3 7 F F	0	0	1	1	0	1	1	1	1	1	1	1	1	1	1	1
E3.1	5 0 0 0	0	1	0	1	0	0	0	0	0	0	0	0	0	0	0	0
	5 7 F F	0	1	0	1	0	1	1	1	1	1	1	1	1	1	1	1
E3.2	5 8 0 0	0	1	0	1	1	0	0	0	0	0	0	0	0	0	0	0
	5 F F F	0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1

A ₁₅	A ₁₂
0	1

Mapeo Directo de Memoria

[illegible]

Mapeo Directo de Memoria

[illegible]

Mapecto Directo de Memoria

- Circuitos Integrados de Decodificación Requeridos:

La cantidad de decodificadores de 3 entradas por 8 salidas negadas (i.e. 74LS138) será:

$$n_{DECO} = \frac{n_{SYS}^A - \min(n_E^A, n_{SR}^A)}{n_{DECO}^I}$$

$$n_{DECO} = \frac{16 - \min(11,10)}{3} = \frac{16 - 10}{3} = 2 \text{ [DECOS]}$$

Function Tables

DM74LS138

Inputs					Outputs							
Enable		Select										
G1	G2 (Note 1)	C	B	A	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
X	H	X	X	X	H	H	H	H	H	H	H	H
L	X	X	X	X	H	H	H	H	H	H	H	H
H	L	L	L	L	L	H	H	H	H	H	H	H
H	L	L	L	H	H	L	H	H	H	H	H	H
H	L	L	H	L	H	H	L	H	H	H	H	H
H	L	L	H	H	H	H	H	L	H	H	H	H
H	L	H	L	L	H	H	H	H	L	H	H	H
H	L	H	L	H	H	H	H	H	H	L	H	H
H	L	H	H	L	H	H	H	H	H	H	L	H
H	L	H	H	H	H	H	H	H	H	H	H	L

H = HIGH Level

L = LOW Level

X = Don't Care

Note 1: G2 = G2A + G2B

Mapeo Directo de Memoria

- **Tabla de Decodificación de Circuitos Integrados de Almacenamiento:**

Los bits de bus de direcciones destinados a comandar los decodificadores son A_{14} , A_{13} , A_{11} y A_{10} .

Los bits (A_{14} , A_{13} , A_{11}) direccionan las EEPROMs, por tanto en el DECO#1, A_{11} será el LSB. Completar la tabla según los bits de la table de mapeo de memorias:

El bit A_{10} y la salida 2 del DECO#1, $O_{2(1)}$, direccionan las SRAMs, por tanto, en el DECO#2 A_{10} será el LSB.


#1	A_{14}	A_{13}	A_{11}	$O_{X(1)}$
$E_{1.1}$	0	0	0	$O_{0(1)}$
$E_{1.2}$	0	0	1	$O_{1(1)}$
R	0	1	0	$O_{2(1)}$
	0	1	1	$O_{3(1)}$
$E_{3.1}$	1	0	0	$O_{4(1)}$
$E_{3.2}$	1	0	1	$O_{5(1)}$
	1	1	0	$O_{6(1)}$
	1	1	1	$O_{7(1)}$

#2	GND	$O_{2(1)}$	A_{10}	$O_{X(2)}$
$R_{2.1} \parallel R_{2.2}$	0	0	0	$O_{0(2)}$
$R_{2.3} \parallel R_{2.4}$	0	0	1	$O_{1(2)}$
	0	1	0	$O_{2(2)}$
	0	1	1	$O_{3(2)}$
	1	0	0	$O_{4(2)}$
	1	0	1	$O_{5(2)}$
	1	1	0	$O_{6(2)}$
	1	1	1	$O_{7(2)}$


Mapeo Directo de Memoria

- Banco de Memorias:**


Ahora se procede a diagramar el hardware:



MAPEO RELATIVO



MAPEO ABSOLUTO



Mapecto Directo de Memoria

- Ahora se procede a agregar 4KB de FRAM (R_4) a partir de la direcci3n 0xA000, por tanto el mapa de memoria resulta como sigue:

$$n_{FR}^A = \frac{\ln(N_{FR}^A)}{\ln(2)} = \frac{\ln(4096_D)}{\ln(2)} = 12 \Rightarrow \langle A_{11}:A_0 \rangle$$


FRAM 4K x 8 bits (32 kbit) [Interfaz Paralela]

CI	Rango [H]	A15	A14	A13	A12	A11	A10	A9	A8	A7	A6	A5	A4	A3	A2	A1	A0
E1.1	0000	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	07FF	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1
E1.2	0800	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0
	0FFF	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1
SR2.1	2000	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0
SR2.2	23FF	0	0	1	0	0	0	1	1	1	1	1	1	1	1	1	1
SR2.3	2400	0	0	1	0	0	1	0	0	0	0	0	0	0	0	0	0
SR2.4	27FF	0	0	1	0	0	1	1	1	1	1	1	1	1	1	1	1
E3.1	4000	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	47FF	0	1	0	0	0	1	1	1	1	1	1	1	1	1	1	1
E3.2	4800	0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	0
	4FFF	0	1	0	0	1	1	1	1	1	1	1	1	1	1	1	1
FR4	A000	1	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0
	FFFF	1	0	1	0	1	1	1	1	1	1	1	1	1	1	1	1


EEPROM - 4 KB	0000h
	0FFFh
SRAM - 2 KB	2000h
	27FFh
EEPROM - 4 KB	4000h
	4FFFh
FRAM - 4 KB	A000h
	FFFFh

Mapeo Directo de Memoria

Se observa que A_{15} impacta en la decodificación de entre FR4 y todas las demás memorias, por tanto se procede a agrega un nuevo decodificador para poder decodificar la totalidad de las memorias:




MAPEO ABSOLUTO



Mapecto Inverso de Memoria

El mapeo inverso de memoria consiste en obtener el mapa de memoria a partir del hardware (banco de memorias).



Mapecto Inverso de Memoria

- Circuitos Integrados de Almacenamiento Utilizados:

$$\begin{aligned} N_E^A &= 2^{n_E^A} = 2^{12} = 4096_D \equiv 1000_H \\ N_E^D &= 8 \text{ bits} \end{aligned} \quad \} \Rightarrow E: 4K \times 8$$

$$\begin{aligned} N_{R_3}^A &= 2^{n_{R_3}^A} = 2^9 = 512_D \equiv 200_H \\ N_{R_3}^D &= 8 \text{ bits} \end{aligned} \quad \} \Rightarrow R_3: 512 \times 8$$

$$\begin{aligned} N_{R_{1/2}}^A &= 2^{n_{R_{1/2}}^A} = 2^9 = 512_D \equiv 200_H \\ N_{R_{1/2}}^D &= 4 \text{ bits} \end{aligned} \quad \} \Rightarrow R_{1/2}: 512 \times 4$$

Mapecto Inverso de Memoria

- Tabla de Decodificación de Circuitos Integrados de Almacenamiento:

Se procede a recorrer secuencialmente, en orden descendente las salidas de los decos.


1. Partiendo de la salida $O_{0(1)}$, del DECO#1, se observa que la seal se dirige al $\overline{CSE}$ (EPROM).

2. Siguiendo con la salida $O_{1(1)}$, se observa que la seal se dirige a la entrada $I_{0(2)}$ del DECO#2. Luego, continuando por la salida de menor peso $O_{4(2)}$, se observa que la seal se dirige al $\overline{CSR3}$ (RAM3).

3. Nuevamente con la salida $O_{1(1)}$, se observa que la seal se dirige a la entrada $I_{0(2)}$ del DECO#2. Luego, continuando por la salida $O_{6(2)}$, se observa que la seal se dirige al $\overline{CSR1}$ (RAM1) y al $\overline{CSR2}$ (RAM2). Por tanto:

RAM1 || RAM2

#1	$I_{2(1)}$	$I_{1(1)}$	A_{13}	$O_{X(1)}$	#2	A_{11}	A_{10}	$O_{1(1)}$	$O_{X(2)}$
E	0	0	0	$O_{0(1)}$	R_3	1	0	0	$O_{4(2)}$
$I_{0(2)}$	0	0	1	$O_{1(1)}$	$R_1 \parallel R_2$	1	1	0	$O_{6(2)}$




Mapeo Inverso de Memoria

- **Determinación del Tipo de Mapeo:**

Podemos ver que las líneas del bus de direcciones que no están presentes son A_{14} y A_{15} . Por tanto el mapeo será **relativo**, y se tendrán 4 reflexiones de posiciones de memoria.

Además, observa que las líneas A_{12} y A_9 tienen el valor lógico fijo de 1. Ya que están en los habilitadores por alto de los DECOs. Sin embargo en el mapa de memorias se verá que A_9 puede tomar el valor lógico de 0, ya que el DECO#2 no comanda la EPROM.



Mapeo Inverso de Memoria

- **Elaboración del Mapa de Memoria:**

[illegible][illegible]

Mapeo Inverso de Memoria

- **Elaboración del Mapa de Memoria:**

[illegible][illegible]